在半导体工艺的激烈竞争中，Intel、台积电和三星三大巨头正全力冲刺2nm节点，以期在未来的芯片市场中占据一席之地。近日，半导体研究机构TechInsights和SemiWiki发布了Intel 18A（1.8nm级）和台积电N2（2nm级）工艺技术的关键细节。
从能效角度来看，台积电N2制程在相同电压下可将功耗降低24%至35%，或将性能提高15%，晶体管密度是上一代3nm工艺的1.15倍。这些指标的提升得益于台积电的新型全环绕栅极（GAA）纳米片晶体管以及N2 NanoFlex设计技术。相比之下，三星SF2（2nm）相比上一代SF3（3nm）功耗降低了约25%，略逊于台积电的30%左右。而Intel 18A的能效数据则因缺乏足够对比信息而未能纳入分析。
在性能方面，TechInsights通过标准化计算得出，Intel 18A的性能值为2.53，位居榜首；台积电N2性能值为2.27，紧随其后；三星SF2性能值为2.19，位列第三。在高密度逻辑单元晶体管密度方面，台积电以313 MTx/mm2遥遥领先于三星的231 MTx/mm2和Intel的238 MTx/mm2。
对于尖端制程来说，良率是极为关键的议题。台积电报告称，其256Mb SRAM阵列的平均良率为>80%，峰值良率为>90%，显示出出色的低缺陷密度。相比之下，三星第二代3nm因良率问题而苦苦挣扎，据传仅20%，并因此失去客户。而关于Intel 18A良率只有10%的传闻，TechInsights强调这并非事实，实际良率要好得多。
据传，台积电将对其每片2nm晶圆收取约30,000美元的费用，这一价格达到了3nm晶圆的1.5倍。然而，考虑到密度仅是3nm晶圆的1.15倍，这意味着晶体管成本的急剧增加，可能使得客户难以接受。因此，有报道称苹果可能会因2nm高昂的价格而放弃率先采用。
在背面供电技术方面，Intel 18A有望成为2025年首个实施该技术的工艺制程。相比之下，三星的SF2P工艺将于2026年实施背面供电，而台积电则可能需要等到2026年或2027年才能在其A16工艺上实施。
本文链接：http://www.28at.com/showinfo-27-130930-0.htmlIntel 18A、台积电N2与三星SF2全面解析
声明：本网页内容旨在传播知识，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。邮件：2376512515@qq.com
上一篇： 百度文心大模型全面升级与开源计划
下一篇： 本田：不会考虑对日产发起恶意收购
Copyright © 2016-2023 天津谷骐科技有限公司 版权所有 sitemap.xml
违法及侵权请联系：2376512515@qq.com 津ICP备18001702号
津公网安备 12010102000574号
