当前位置：首页 > 科技 > 软件

三星计划到 2030 年实现 1000 层 NAND，并推出 400 层晶圆键合技术

来源：责编：时间：2025-02-27 08:16:01 215观看

导读 2 月 26 日消息，三星电子 DS 部门 CTO 宋在赫（송재혁）在上周于旧金山举行的国际固态电路会议（ISSCC）上发表主题演讲，并展示了其晶圆键合、低温蚀刻和钼应用等技术。据介绍，这些技术将从 400 层的 NAND 闪存技术开始

2 月 26 日消息，三星电子 DS 部门 CTO 宋在赫（송재혁）在上周于旧金山举行的国际固态电路会议（ISSCC）上发表主题演讲，并展示了其晶圆键合、低温蚀刻和钼应用等技术。

据介绍，这些技术将从 400 层的 NAND 闪存技术开始应用，而且他还提到，“键合技术可用于（在 NAND 区域）实现 1000 多层（堆叠）”。

IT酷哥注：晶圆键合是指分别制造外围晶圆和单元晶圆，然后将它们键合在一起形成单个半导体。

宋部长当天还公开展示了 1000 层 NAND 的“Multi-BV NAND”结构 PPT（上图），堆叠四片晶圆（2+2）以打破结构限制。实际上，早在 2022 年于硅谷举行的“2022 年三星技术日”上，三星就承诺将在 2030 年之前开发出 1000 层 NAND。

当然，三星电子并不是唯一一家研究这些结构的公司。全球第二大 NAND 闪存企业铠侠也在研究类似的“多栈 CBA (CMOS directly Bonded to Array)”，其目标是到 2027 年开发出 1000 层 3D NAND。

长江存储则将该技术命名为“Xtacking”，且早在 100 层以下的产品就已经开始应用，而长江存储目前正在量产 270 层的 NAND 闪存。据 ZDNet 周一报道，三星将为此与长江存储建立合作关系。

据 ZDNet 报道，三星之前在 NAND 生产上使用的是 COP（Cell on Peripheral）方法，其中外围电路被放置在一个晶圆上，并且单元堆叠在顶部。然而，随着层数的增加，下层外围的压力会影响可靠性。

业内人士表示，在单个晶圆上仅通过单元堆叠的方式最多可堆叠约 500 层 NAND，要想实现三星承诺的 1000 层 NAND 则不可避免地用到多片晶圆。

除晶圆键合技术外，三星还展示了为下一代 NAND 的大批量量产而准备的低温蚀刻和钼沉积等创新技术。

低温蚀刻预计将用于 400 层或以上的 NAND 通孔，目前东京电子（TEL）与 Lam Research 正在开发相关设备。

低温蚀刻设备最大的特点是能够在极低的温度下保持高速蚀刻，从而减少 NAND 蚀刻期间的堆叠问题。对此，三星电子和SK 海力士分别压铸于TEL 设备和Lam Research 设备。

三星还准备为字线（与晶体管源极部分连接的线路，负责读取和写入）材料引入钼（Mo）元素，以此取代钨（W）和氮化钛（TiN）材料，从而大幅降低晶体管的“电阻率”。

业内人士表示：“通过钨可以减少的层高已经达到极限。如果使用钼则可以进一步减少 30% 至 40%。目前，TEL 和 Lam 同样也在这一领域进行竞争，而 Lam 公司已经向三星电子提供了多台钼沉积设备。

材料业界人士表示:“随着新技术的应用，继设备市场之后，材料市场也将经历一场大动荡。从新一代 NAND 闪存开始，不仅是前驱体，蚀刻液剂、动力气体等也将迎来大量变革。”