近日Intel通过官网正式上线了对于其尖端的Intel 18A制程工艺的介绍，并称其已经已经“准备就绪”。根据外界预计，Intel 18A将于2025 年年中进入量产，将由酷睿 Ultra 300 系列“Panther Lake”处理器首发，预计将于今年下半年上市。
能效提升15%，密度提升30%
根据Intel官网的介绍资料显示，与Intel 3 工艺节点相比，Intel 18A的每瓦性能提高 15%，芯片密度提高 30% 。Intel称之为北美制造的早可用的2nm以下先进节点，可以为客户提供有弹性的供应替代方案。
此外，根据已曝光的资料显示，Intel 18A的SRAM密度为0.021 μm2的高密度 SRAM 位单元尺寸（实现了大约 31.8 Mb/mm2 的 SRAM 密度），与Intel 4 的 0.024 μm2 的高密度 SRAM 位单元尺寸相比，这是一个重大改进。
根据研究机构TechInsights的测算，得出的 Intel 18A 的性能值为2.53，台积电N2的性能值为2.27，三星SF2的性能值为2.19。
也就是说，Intel 18A 在 2nm 级工艺中具有高性能，台积电N2位居第二，三星SF2位居第三。
RibbonFET晶体管
Intel 18A采用了RibbonFET 环栅 (GAA) 晶体管技术，可实现电流的精确控制。RibbonFET 可进一步缩小芯片组件体积，同时减少漏电，这对于日益密集的芯片而言是一个关键问题。
RibbonFET 提高了每瓦性能、小电压 (Vmin) 操作和静电性能，从而提供了显著的性能优势。
RibbonFET 还通过不同的带宽度和多种阈值电压 (Vt) 类型提供了高度的可调谐性。HD MIM 电容器可显著降低电感功率下降，增强芯片的稳定运行。
此功能对于生成式 AI 等需要突然且高强度计算能力的现代工作负载至关重要。
Intel去年底公布的信息显示，为了将RibbonFET GAA晶体管的微缩推向更高水平，Intel代工部门展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩短栅极长度和减少沟道厚度的同时，在对短沟道效应的抑制和性能上达到了业界领先水平。Intel称，这一进展为摩尔定律的关键基石之一——栅极长度的持续缩短——铺平了道路。
PowerVia 背面供电技术
随着晶体管密度的增加，混合信号和电源布线会造成拥塞，从而降低性能。
Intel代工厂的业界首创 PowerVia 技术将间距较大的金属和凸块重新定位到芯片背面，并在每个标准单元中嵌入纳米级硅通孔 (nano-TSV)，以实现高效的电源分配。
Intel 18A将领先于台积电和三星，率先采用业界首创的 PowerVia 背面供电技术，可将密度和单元利用率提高 5% 至 10%，并降低电阻供电下降，从而使 ISO 功率性能提高高达 4%，并且与正面功率设计相比，固有电阻 (IR) 下降大大降低。
相比之下，三星计划于2026年量产的SF2P工艺才会实施背面供电技术。台积电可能需要等到 2026年或2027年才能在其 A16 工艺上实施背面供电技术。
不过，预计台积电 A16 背面供电将是一种直接的背面连接，可以提供比Intel和三星的实现更小的轨道高度。
生态系统
该工艺还全面支持行业标准 EDA 工具和参考流程，实现从其他技术节点的平稳过渡。借助 EDA 合作伙伴提供的参考流程，我们的客户可以先于其他背面电源解决方案开始使用 PowerVia 进行设计。
Intel表示，目前由 35 多个行业领先的生态系统合作伙伴组成的强大团队，涵盖 EDA、IP、设计服务、云服务以及航空航天和国防领域，有助于确保广泛的客户支持，从而进一步简化。
快2025年上半年量产
早在去年9月，Intel就在俄勒冈州波特兰市举行的 Enterprise Tech Tour 活动中，首次展示了基于Intel 18A制程的代号为Clearwater Forest的Xeon芯片。
随后于10月，Intel宣布已经向联想等合作伙伴交付了基于Intel 18A制程的Panther Lake CPU样品。
目前预计Intel 18A 将于 2025 年年中进入量产，快的话也可能会在上半年量产，将由酷睿 Ultra 3 系列“Panther Lake”处理器首发，该处理器将于今年下半年上市。
相比之下，台积电的 N2 计划于 2025 年底进行大批量生产，该节点生产的第一批产品早要到 2026 年年中才能上市，相关产品预计将于 2026 年秋季上市。
这也意味着Intel 18A整体的进度将会比台积电N2领先近1年的时间。
High NA EUV有望继续扩大优势
在Intel 18A取得相对于台积电N2近1年时间优势的同时，Intel也正利用ASML新的High NA EUV光刻机来积极扩大技术优势，因为这是1nm级的尖端制程所需要的制造工具。
根据之前Intel披露的信息显示，Intel计划Intel 18A之后的Intel 14A导入High NA EUV光刻机，与Intel 18A制程技术相较，Intel 14A制程技术的晶体管密度将会提升20%。
目前，Intel在 High NA EUV 计划方面也处于领先地位。此前Intel已经购买了两台价值3.5亿美元的 ASML Twinscan EXE 5000系列 High NA EUV光刻机，并在去年完成了安装和运行，Intel是唯一一家拥有丰富使用此类工具经验的芯片制造商。
相比之下，此前台积电业务开发资深副总经理张晓强表示，虽然对High NA EUV能力印象深刻，但设备价格过高。
台积电依靠现有EUV能力可支持芯片生产到2026年底，届时其A16制程技术也将依靠目前的标准型EUV光刻机来量产。
台积电考虑用High NA EUV光机生产A10制程芯片。但在此之前，有传闻称，台积电已经开始计划提前引入High NA EUV来积累经验。
此前，Intel公司硅光子集团首席项目经理Joseph Bonetti 就曾通过Linked In平台发文称，相比竞争对手，Intel在 High-NA EUV 经验方面至少拥有一年的领先优势。
本文链接：http://www.28at.com/showinfo-24-133147-0.htmlIntel 18A工艺准备好了！据说领先台积电2nm一年
声明：本网页内容旨在传播知识，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。邮件：2376512515@qq.com
Copyright © 2016-2023 天津谷骐科技有限公司 版权所有 sitemap.xml
违法及侵权请联系：2376512515@qq.com 津ICP备18001702号
津公网安备 12010102000574号
